Title:

Synteza systemów cyfrowych w języku SystemVerilog

Creator:

Salauyou, Valery ; Klimowicz, Adam

Publication date:

2025

Place of publication:

Białystok

Subject and Keywords:

systemy cyfrowe ; synteza systemów cyfrowych ; SystemVerilog

Language:

pol

ISBN/ISSN:

978-83-68077-70-4

DOI:

10.24427/978-83-68077-70-4

Publisher:

Oficyna Wydawnicza Politechniki Białostockiej

Rights Management:

Biblioteka Wyższej Szkoły Komunikacji i Zarządzania w Poznaniu

Object type:

skrypty

Access rights:

dla wszystkich na zasadach określonych w licencji

License:

Creative Commons Uznanie autorstwa-Użycie niekomercyjne-Bez utworów zależnych 4.0 Międzynarodowe

Rights holder:

Oficyna Wydawnicza Politechniki Białostockiej

Location of original object:

Oficyna Wydawnicza Politechniki Białostockiej

URL:

click here to follow the link